

(12)特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局



(43) 国際公開日
2005年6月2日 (02.06.2005)

PCT


(10) 国際公開番号
WO 2005/050454 A1

- | | | |
|----------------------------------------------------------------------------------------------------------------------------------------------|-------------------------|---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| (51) 国際特許分類: | G06F 12/08, 12/12 | (72) 発明者; および |
| (21) 国際出願番号: | PCT/JP2004/016264 | (75) 発明者/出願人(米国についてのみ): 岡林 はづき
(OKABAYASHI, Hazuki). 中西 龍太 (NAKANISHI,
Ryuta). 田中 哲也 (TANAKA, Tetsuya). |
| (22) 国際出願日: | 2004年11月2日 (02.11.2004) | |
| (25) 国際出願の言語: | 日本語 | (74) 代理人: 新居 広守 (NII, Hiromori); 〒5320011 大阪府
大阪市淀川区西中島3丁目11番26号 新大阪末広
センタービル3F 新居国際特許事務所内 Osaka (JP). |
| (26) 国際公開の言語: | 日本語 | |
| (30) 優先権データ:
特願 2003-387350 | | (81) 指定国(表示のない限り、全ての種類の国内保護が
可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR,
BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM,
DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU,
ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS,
LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA,
NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, |
| (27) 优先权日:
2003年11月18日 (18.11.2003) JP | | |
| (71) 出願人(米国を除く全ての指定国について): 松下電
器産業株式会社 (MATSUSHITA ELECTRIC INDUS-
TRIAL CO., LTD.) [JP/JP]; 〒5718501 大阪府門真市大
字門真1006番地 Osaka (JP). | | |

/統葉有/

(54) Title: CACHE MEMORY AND CONTROL METHOD THEREOF

(54) 発明の名称: キャッシュメモリおよびその制御方法



38... CONTROL UNIT

40... C FLAG SETTING UNIT

39... CLEANING PROCESSING UNIT

(57) Abstract: A cache memory includes: a C flag setting unit (40) for adding a cleaning flag C indicating whether write is not performed any more in each of the cache entries holding the line data; and a cleaning processing unit (39) for writing back to the memory the line data of the cache entry where the cleaning flag indicating that no write is to be performed is added and a dirty flag D indicating that write has been performed is set.

(57) 要約: 本発明のキャッシュメモリは、ラインデータを保持するキャッシュエントリー毎に、当該キャッシュ
エントリーに以降に書き込みが行われないかどうかを

WO 2005/050454 A1

/統葉有/



SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US,
UZ, VC, VN, YU, ZA, ZM, ZW.

(BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE,
SN, TD, TG).

- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD,
SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY,
KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG,
CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE,
IS, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI

添付公開書類:
— 国際調査報告書

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイドスノート」を参照。